DISPLAY DEVICE

Publication number: JP9305139 (A)

Also published as:

Publication date: 1997-11-28

KAMINUMA MITSUO

Applicant(s): FUTABA DENSHI KOGYO KK

Inventor(s):
Applicant(s):
Classification:
- international:

Classification:

H01J31/12; G09G3/20; G09G3/22; H01J29/04; H01J29/96; H01L51/50; H01J31/12; G09G3/20; G09G3/22; H01J29/00; H01J29/04; H01L51/50; (IPC1-7): G09G3/20; G09G3/22;


H01J31/12

- European:

Application number: JP19960142372 19960514 Priority number(s): JP19960142372 19960514

Abstract of JP 9305139 (A)

PROBLEM TO BE SOLVED: To achieve stepless gradation expression according to a video signal inputted in an active matrix method. SOLUTION: With respect to a FED(Field Emission Display) display device and an organic EL display device, a driving means is provided in each pixel P11..., and in this driving means, a video signal supplied to each frame is held by capacitors C11-Cik. The drive duty factor of each pixel becomes 1 by DC- driving each FEC array with the held video signal. Further, in the driving means, each pixel block is provided with a FET element, and a drain current obtained according to the video signal voltage impressed on the gate of each FET element is supplied to each cathode electrode P of FEC array as a driving current. Thus, a stepless gradation expression is achieved.



Data supplied from the esp@cenet database - Worldwide

Family list 1 application(s) for: JP9305139

1 DISPLAY DEVICE

Inventor: KAMINUMA MITSUO

Applicant: FUTABA DENSHI KOGYO KK

IPC: H01J31/12; G09G3/20; G09G3/22; (+12)

EC:

Publication info: JP9305139 (A) — 1997-11-28 JP3077588 (B2) — 2000-08-14

2000 00 11

Data supplied from the esp@cenet database — Worldwide

(19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-305139 (43)公開日 平成9年(1997)11月28日

(51) Int.Cl. ⁶	識別記号	庁内整理番号	FΙ			技術表示箇所
G 0 9 G 3/2)	4237-5H	G09G	3/20	K	
3/2	2	4237-5H		3/22		
H01J 31/1	2		H01J	31/12	С	


		審査請求 有 請求項の数8 FD (全 12 頁)
(21)出願番号	特顯平8-142372	(71) 出顧人 000201814 双葉電子工業株式会社
(22)出顯日	平成8年(1996)5月14日	千葉県茂原市大芝629
		(72)発明者 上沼 光男 千葉県茂原市大芝629 双葉電子工業株式 会社内
		(74)代理人 弁理士 脇 篇夫 (外1名)

(54) 【発明の名称】 表示装置

(57) 【要約】

【課題】アクティブマトリクス方式において、入力され たビデオ信号に応じた無段階の階間表現を実現する。

【解決手段】FED表示装置や有機EL表示装置におい て、各ピクセルP11・・・内に駆動手段を設け、この 駆動手段においてフレーム毎に供給されるビデオ信号を キャパシタC11~Сjkで保持する。保持されたビデ オ信号により各FECアレーを直流駆動することによ り、各ピクセルの駆動のデューティは1となる。また、 駆動手段は、各ピクセルのブロックに対してFET素子 が設けられ、各FET素子のゲートに印加されるビデオ 信号の電圧に応じて得られるドレイン電流がドライブ電 流としてFECアレーのP各カソード電極に供給され る。これにより、無段階の階調表現が実現される。



【特許請求の範囲】

【請求項1】 マトリクス状に表示ピクセルが形成されているFED表示部の、前記各表示ピクセルが電子放出部と表示部とから構成され、

前記電子放出部は、少なくとも1つ以上の電界放出カソ ードからなり、前記表示部は前記電子放出部から放出さ れる電子を抽集するアノードと、該アノードに被着され ている電光体からなり、

所定周期毎に順次走査されて前記各表示ピクセルの前記 電子放出部に間欠的にビデオ信号が与えられており、

前記各表示ピクセルの前記電子放出部に与えられる前記 ビデオ信号を次の周頭で限時する保持手段と、 既保持 手段により保持されたビデオ信号にひた直流から を前記電界放出カソードに供給するFET素子からなる 駆動手段が前記電子放出部に備えられていることを特徴 とする表示表面

【請求項2】 前記保持手段がグランド配線層とその上 に形成された強誘電体膜とにより構成されたキャパシタ を有していることを特徴とする請求項1記憶の表示装 置。

【請求項3】 前記名FET素子に印加するビデオ信号 に対して、前記FET素子のゲート・ソース間電圧ード レイン電流特性の逆特性を与えるビデオ信号補正回路が 設けられていることを特徴とする請求項1記歳の表示装 置。

【請求項4】 前記ビデオ信号補正回路は、前記各FE 丁素子に印加するビデオ信号に対して、前記電界放出カ ソードの非線形特性に対する特性補正も行なうことを特 後とする請求項3 記載の表示装置。

【請求項5】 マトリクス状に表示ピクセルが形成され ている有機エレクトロルミネセンス表示部において、 前記表示ピクセルは、所定周期毎に順次走査されて各表 示ピクセルにビデオ信号が与えられており、

前記表示ピクセル低に備えられた駆動手段は、各妻示ピ クセルに与えられる前記ピデオ信号を次の周期まで保持 する保持手段と、該保持手段により保持されたビデオ信 号に応じた直流の定電流を前記表示ピクセルに供給する FET素子からなることを特徴とする表示装置。

【請求項6】 前記保持手段がグランド配線層とその上 に形成された強誘電体膜とにより構成されたキャパシタ を看していることを特徴とする請求項5記載の表示装 額。

【請求項7】 前記各FET素子に印加するビデオ信号 に対して、前記FET素子のゲート・ソース開電圧ード レイン電流特性の逆特性を与えるビデオ信号補正回路が 設けられていることを特徴とする請求項5記載の表示装 置。

【請求項8】 前記ビデオ信号補正回路は、前記各FE T素子に印加するビデオ信号に対して、前記有機エレク トロルミネセンス表示部の各表示ピクセルの非線形特性 に対する特性補正も行なうことを特徴とする請求項7記 載の表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】 本発明はアクティブマトリク ス方式とされた表示ピクセルを有する画像を表示する表 示装置に関し、特に電界放出型カソードを用いたFED 表示装置や、有機エレクトロルミネセンス (以下、有機 ELと記す。) 表示装置に適用して好適なものである。

[0002]

【従来の技術】金属または半順体表面の印的電景を10 [V/m] 程度にするとトンネル効果により、電子が 障壁を通過して常温でも気空中に電子放出が行われる。 これを電界放出 (Field Enission)と云い、このような 原理で電子を放出するカンーとを電界放出カンード (Field Enission Cathode)と呼んでいる。近年、半導体加 工技術を駆使して、ミクロンサイズの電界放出カンード からなるアレイを用いて、面放出型の電界放出カンード を作成することが可能となり、このような電界放出カン ードを用いた両像表示装置 (FED表示装置)の研究開 発が行われたいる。

【0003】また、他の表示デバイスの1つとして、或 る種の蛍光体に電界を加えると発光するエレクトロルミ ネセンスという現象に基づき、有機化合物を発光層に使 用した有機 DL 表示装置についても研究開発が行なわれ ている。

[0004]

【発明が解決しようとする悪國】ところで、これらの表 来護庫の開発課題の1つとして、表示品位を上げるため に良好な諮問表現を実現するということがある。入力ビ デオ信号に応じて発光輝度を制御し、良好な諮問表現を 実現するには、例えば入力ビデオ信号の値に基づいてが、 火切を感覚 (PWM) を行なった信号をドライブ信号と する方式がある。この場合、入力ビデオ信号の値に応じ で各画素ビクセルの発光時間がコントロールされること になるため、解剖表現が行なわれることになる。

【0005】ところでこの場合は一般に、入力ビデオ信 寿をA/D変換し、そのデジタルデータとカウント値との カウント値との一数を検出することでパルス幅変調を行な うことになるが、実際上、記録数やカウンター用フロッ クの開放数の開放とがから、A/D変換は6ビットの 度、つまり64階階程度が原界となってしまい、例えば おビットで256階調を表現したり、それ以上の階調を 実現することは非常に関雄なめこなっていた。即ちP WM力式では階頭表現に乗用上の限界があり、飛躍的な 表示の高品低化理解なかと、か

【0006】また他の方式としてドライブ電圧、即ちFED表示装置におけるゲート・カソード間電圧や、有機 EL表示装置における単値間電圧を変調することで階個 表現を行なうバルス振幅変調(PAM)方式も考えられ ている。しかしながら、FED表示装置や有機と1表示 装置におけるアノード電流特性上のアノード電流立上り 点電圧のパラツキ (各調業ピッセル毎のパラツキ) や駆 助回路の温度特性、電力損失の点などから、階調を精密 にコントロールできず、良好な表示品位が得られないと いう間期度があった。

【0007】本発明はこのような問題点を解決すべく、 入力されたビデオ信号に応じた無段階の階離表現を実現 し、表示画像の品位を飛躍的に向上させるようにしたア クティブマトリクス方式の表示装置を提供することを目 的としている。

[0008]

【課題を解決するための手段】上記目的を地成するため
に、本発明の表示装置は、マトリクス状に表示ピクセル
が形成されているFED表示師の、前記表示ピクセル
が形成されているFED表示師の、前記表示とウセル
は、少ななくとも1つ以上の電界放出カソードからなり、
師記表示部に前記電子放出部と表している蛍光体か
らなり、所定周別毎に順次走査されて前記名表示ピクレルの前記電子放出部に民力をがにデブ信号か与えられ
なり、前記名表示ピクセルの前記電子放出部に与えられ
る前記ピデオ信号を次の周別まで保持する保持手段と、
定電流を前記電界放出カソードに供給するFET素子か
らなる駆動手段が前記電子放出部に備えられているよう
にした。

[0009] さらに、本祭明の他の妻子養置は、マトリロ ハヌ状に素形でシャルが新改されている有様エントリロ ルミネセンス表示部において、前記表示ピウセルは、所定 原則所に順次生産されて食素示ピウセルにビデオ信号 か与えられており、前記表示ピウセルに与えられた部 動手段は、各妻示ピウセルに与えられる前記ピデオ信号を次の周期まで保持する保持手段とより、 保持されたピデオ信号に応じた直流の定電池を前記表示とデオイトでは、 保持されたピデオ信号に応じた直流の定電池を前記表示とデオイトに対して直流の定電池を前記表示とデオイトのになった。

【0010】また、前記表示手段において、前記保持手段にグランド配場房とかした形成された独演指体段にたり情度されたキャパシを有するようにしたり 配名FET素子に印加するビデオ信号に対して、前記F ET素子のゲート・ソース間電圧・ドレイン電談特性の 影特性を与えるビデオ信号補正回路を設けたり、記 デオ信号補正回路は、前記6FET素子に印加するビデ オ信号補工回路は、前記6FET素子に印加するビデ オ信号が対して、前記FED表示部の非様形特性に対す の特性補正も行々なようにしている。

【0011】このような本発明によれば、各装示ビクセルをビデオ信号に応じた定電流により駆動することができるので、ビデオ信号に応じた振阪糖の階調表現を実現することができ、表示画像の品位を飛躍的に向上させる

ことができる。また、各妻示ピクセルを駆動する駆動手 酸を各妻示ピクセル毎に備えるアクティブマトリクス方 或とすると共化。 を駆動手段やに周期海に与えられるビ デオ信号を保持する保持手段を設けるようにしたので、 表示手段の出力場子数を低減することができる。 さら な、各妻示ピクセルはデューティが1とされる直流駆動 となるので、ダイナミック方式の数分の1の駆動能圧に より同一種度が得られると共に、デューティが1とされる ので表示手段の布線の浮遊客量の充放電による電力損 失をほぼなくすことができる。

[0012]

【受用の実施の形態】以下、本発明の第1の実施の形態 としての表示装置の框架を図1を容服して説明する。図 1において、表示部10はマトリクス状に配列されたm ×nのピクセルP11~Pmnには、アナログのビデオ 信号ミッがビデオアンンプとにより増幅され、さらにV / 1 相正回路 3 によりビデオ信号の特性が補正されて供 給されている。この場合、ビクセルP11~Pmnに は、走査制御回路 4により順次時分割されて、個々のピ クセルP11~Pmnに対16号シットで られている。なお、走査制御回路 4には同期信号シット のが保着され、基定制御回路 4には同期信号シット の少れミングにより走壺制御を行っている。

【0013】各ピクセルP11~Pmnには駆動手段が 各々設けられており、表示部10はいわゆるアクティブ マトリクス方式とされている。各ピクセルP11~Pm nに設けられた駆動手段は後述するが、間欠的に供給さ れるビデオ信号を、次のフレーム周期で次のビデオ信号 が供給されるまで保持する保持手段と、保持手段で保持 されたビデオ信号のレベルに応じた定電流で駆動するF ET素子から構成される。そして、FET素子により各 ピクセルP11~Pmnを駆動する定電流が供給される ようになる。各ピクセルP11~Pmnは供給された定 雷流に応じて発光するようになり、これにより、ビデオ 信号に応じた無段階とされた階調制御を行えるようにし ている。なお、電源回路5は、表示部10に駆動用のア ノード電源や、駆動手段に駆動電源等を供給している。 【0014】本発明は、このようにアクティブマトリク ス方式とされた表示装置において、無段階の路調表現を 可能とすることができるものであり、その第1の実施の 能様であるFED表示装置を図2ないし図6を参照して 説明する。まずFED表示装置に用いる電界放出カソー ド (FEC) として、図5に半導体加工技術により作成 されたスピント (Spindt) 型と呼ばれる電界放出カソー ド (FEC) を示す。

【0015】この図5に示すように、FECはガラス等 の基板Kの上にアルミニウム等の金属からなるカソード 電極のが蒸着により形成されており、このカソード電極 C上にモリブデン等の金属からなるコーン状のエミッタ Eが形成されている。カソード電極に上のエミッタEが 形成され、ない部分には二酸化シリコン (SiQ) 膜が 形成され、さらにその上にはゲートGTが形成されており、ゲートGT及び二酸化シリコン膜に設けられた丸い 間口部の中に上記コーン状のエミッタEが位置している。すなわち、このコーン状のエミッタEの先端部分が ゲートGTに設けられた間口部から臨む構成とされてい

 $[0\ 0\ 1\ 6]$ にのコーン状のエミッタEのエミッタ間のビッチは、 $1\ 0\ 2\ 0$ ロン以下で製作することができ、散から数 $1\ 0$ 万億のエミックを1 枚の施数に上に設けることができる。さらに、ゲートGTとエミッタEのコーンの先端との配館をサブミクロンとすることができるため、ゲートGTとエミッタE (カソー下価値の)間と低値が数 $1\ 0$ ボルトのゲート・エミック間をEV $_{\alpha}$ を印加することにもり、電子をエミッタEから扱けすることができる。この電界放出された電子はゲートGT上に離隔して配置された正の確圧 Y_{α} が印加されているアノードAにより補機される。

[0017] このようなFGCのカンード電流 I_{\downarrow} ーゲート・カソード間電圧 V_{\downarrow} 勢性を図らに示す。この図らに示すように、ゲート・カンード間電圧 V_{\downarrow} が終れ始めるようになる。この電流 I_{\downarrow} が流れ始める電圧 V_{\downarrow} を表し、この時にゲート・カソード間の電界が約10 I_{\downarrow} で、の時にゲート・カンード間の電界が数10 I_{\downarrow} で、の時にゲート・カンード電流 I_{\downarrow} が成れ始めるようになる。これにより、カンード電流 I_{\downarrow} がよれなり、カンード電流 I_{\downarrow} があり、一下電流 I_{\downarrow} で、ゲート・カンード間には顕電電圧 V_{\downarrow} 日かなり I_{\downarrow} で、デート・カンード間には顕電電圧 V_{\downarrow} この時カンード電低 I_{\downarrow} に、ゲート・カンード間には顕電電圧 I_{\downarrow} の時カンード電低 I_{\downarrow} にはカント 電磁 I_{\uparrow} で、この時カンード電低 I_{\uparrow} にはカント 電磁

【0018】この場合、コーン状のエミッグEの1つから得られるエミッション電流は約1マイクロアンベアといる性能をあるため、多数のエミックををアレイ化することにより所望の大きさのエミッション電流が得られるFECとしている。この場合、アノードAは放出されて電子を抽象し、アノードAに電光体を設けておくとエミッグから電界放出された電子が抽集されるアノードAの蛍光体の餌分を発光させることが出来る。このような原理を利用することにより、FECを用いた画像表示装置、即ちFED表示装置が実現されている。

【0019】このような原理を用いたFD表示機圏の 表示部10の一部詳細図の一例を図2に示している。こ の一部詳細図は、図1に示すー点模様で囲んだ表示部1 0のピウセルP11、P12、P21、P22の4つの ピクセルのみを拡大して示すものである。表示部10 は、図5で説明した原理で表示が実行される部位であ り、エミッタE及びゲートGTからなるFECのアレー がjykブロップで1単位のピクセルP11、PPmn に それぞれ形成されている。この場合、表示領域は図1に 示すようにn×mピクセルで形成される。ピクセルP1 1〜Pnmは、すべて同一構成とされており、ピクセル の説明をピクセルP11を代表として説明する。

【0020】 ピクセル11はブロックFEC11. ・・ ·FEC22, ···FECjkのj×kプロックのF ECアレーを備えており、それぞれのプロックを独立し て駆動する駆動手段がそれぞれ備えられている。駆動手 段は2つの電界効果トランジスタ (FET) と、信号保 持用のコンデンサと、FETの特性変動圧縮用の抵抗か らなっている。具体的に説明すると、ブロックFEC1 1においてFET TR-111はアナログスイッチと して動作しており、ピクセルP11にビデオ信号が与え られる時に開いて、入力されたビデオ信号をコンデンサ C11およびFET TR-11のゲートに印加してい る。FET TR-111はピクセルP11にビデオ信 号が与えられる期間のみオンするよう制御されるが、オ ンとなる周期は、例えば1フレーム毎とされている。 【0021】このようにしてピクセル11に取り込まれ たビデオ信号はコンデンサC11により次のフレームで 次のビデオ信号が与えられるまで保持される。また、コ ンデンサC11の保持電圧はFET TR-11のゲー トに印加されており、このため、FET TR-11の ドレインにはこのゲート電圧に応じた定電流が流れるよ うになる。このドレイン電流はブロックFEC11にカ ソード電流として供給されるようになる。なお、FET TR-11のドレイン電流はブロックFEC11の立

ち上がりの特性によらず、そのゲート電圧により決定さ れるので、図6に示すプロックFEC11の立ち上がり の特性にばらつきがあってもそのばらっきを吸収したカ ソート電流が流せるようになる。このため、立ち上がり 特性のばらつきを原因とする輝度のばらつきを防止する ことができる。

【0022】ところで、ピクセルP11に取り込まれた ビデオ信号は、各プロックに備えられたコンデンサC1 1~0;1kに子れれ蓄積されて保持される。それ 上述のようにFET TR-11~TR-jkにゲート 電圧を供給している。これにより、各プロックFEC1 1~FECjkはデオ信号のグルに応じた直流の定 電流で駆動されるようになるので、そのデューテイは1 (100%)となる。これにより、ダイナミンが駆動に およびゲート電圧を数分の一とすることができ、耐圧を 低くすることができるので表示装置の設計を容易とする ことができる。

【0023】次に各ピクセルP11~Pmnを駆動する 駆動制御方法について説明する。図1に示す走査制御回 路4からは、ビデオクロック信号Vck、ビデオ同期信 号Vsv、ライン同期信号しsv、ラインクロック信号 Lckが表示部10に与えられている。また、電源回路 ちから供給されたゲート電源Vgは、すべてのピクセル P11~Pmnのゲートに常時印加されている。表示部 10の水平方向には1ピクセル病に設けられたシフトレジスタSR一日1~SR一日11が緑統接焼きれており、このシフトレジスタSR一日1~SR一日の大には、ピヴィカロリスを10の重直方向には、1ピウセルのでは、また。表示部10の重直方向には、1ピウセル毎に設けられたシフトレジスタSRーV1~SRーV加が能接接続されており、このシフトレジスタSRーV1~SRーV加には、ライン同期信号しまりが入力されており、ラインクロック信号したによりライン同期信号しまりがフナトされている。また、サービーのでは、サービー

【0024】例えば、シフトレジスタSR-V1の出力 により一水平ラインのピクセルP11ないしP1nのス イッチS-1-1~S-1-nの一方にアクティブレベ ルの信号が供給されている時に、シフトレジスタSR-H1の出力がアクティブレベルとなった時は、スイッチ S-1-1にのみ2つのアクティブレベルの信号が供給 されるので、スイッチS-1-1のみオンとなり、ピク セルP11内のFETTR-111~TR-ik1がオ ンとなる。これによりオンとなったFETTR-111 ~TR-jk1を介して、ピクセル11にビデオ信号V sが取り込まれるようになる。次のタイミングではビデ オクロックVckにより、ビデオ同期信号Vsvがシフ トされてシフトレジスタSR-H2の出力がアクティブ レベルとなり、スイッチS-1-2のみオンとなって、 ピクセルP12内のFET TR-111~TR-ik 1がオンとなる。したがって、これらのオンとなったF ETを介してピクセル12にビデオ信号Vsが取り込ま れるようになる。

【0025】シフトレジスタSR-H1~SR-Hnで ビデオ同期信号Vsvがシフトされていくに伴い、同様 にして、水平方向のピクセルP13~P1nにビデオ信 号Vsが順次取り込まれる。次いで、一水平ラインの各 ピクセルにビデオ信号が取り込まれると、ライン同期信 号によりライン同期信号Lsyがシフトされて、シフト レジスタSR-V2の出力がアクティブレベルとなり、 今度は2ライン目のピクセルP21~P2nが、前述と 同様にして順次ビデオ信号Vsを取り込むようになる。 このような動作が引き続いて行われることにより、最終 ラインのピクセルPm1~Pmnが順次ビデオ信号Vs を取り込む。これにより、1フレームのビデオ信号が表 示部10に供給されたことになり、各ピクセルP11~ Pmnでは保持しているビデオ信号に応じたカソード電 流を各FECブロックに供給して、入力されたビデオ信 号Vsの画像信号に応じた電子放出を行うようになる。 【0026】なお、FET TR-11~TR-jkの ソースに挿入されているソース抵抗R11~RjkはF ET TR-11~TR-ikの特性の変動を抑える作 用を行うものである。すなわち、ドレイン電流が所定よ り少かい時にはそのソース抵抗の電圧降下が少なく、F ETをドレイン電流が増加させる方向に動作させ、ドレ イン電流が所定より多い時にはそのソース抵抗の電圧隆 下が大きくなり、FETをドレイン電流が減少させる方 向に動作させている。このようにして、ピクセルP11 ~Pmnからビデオ信号Vsに応じた電界放出動作が行 なわれ、これが図1には示していないアノード電極A側 に捕奪されて蛍光体に衝突することにより、発光動作が 行なわれる。即ち画像を構成する1フレームの発光が行 なわれ、1枚の画像表示が実行される。 【0027】各ピクセルの各ブロックに備えられている ビデオ信号保持用のコンデンサC11~Cikでは、ビ デオ信号の更新が1フレーム毎に行われ、その間ビデオ 信号を保持している必要があるが、容量が不足する場合 は、グランド配線層の上に強誘電体膜を形成して作成し たキャパシタを付加して容量を増加させるようにしても よい。なお、コンデンサC11~Cjkからの保持出力 電圧は、電界効果トランジスタであるFET TR-1 1~TRikのゲートに印加されるが、FET TR-11~TRikを絶録ゲート型であるMOS型としたの で、その漏れ電流は小さく小容量のコンデンサC11~ Cikにより1フレームの期間ビデオ信号レベルを保持 できるようになる。 【0028】また、FET素子のドレイン・ソース間電 圧Vmとドレイン電流I。の特性としては、一般に図3 に示すような定電流特性が知られている。本例は、この ようなFETの定電流特性を利用して、前述したように カソード電流を、ビデオ信号に応じて無段階変調してい る。例えば、ピクセルP11~Pmnに対するカソード 電流としては、各ピクセルの特性に殆ど関係なく、MO S型FET TR11~TRikのゲート電圧で決まる 電流が流れることになる。この場合、MOS型FET素 子のゲート・ソース間電圧Vgとドレイン電流Igの特 性は一般的に図4のように非線形となるが、ゲート電圧 となるビデオ信号Syに対して、この特性とは逆特性と なる特性を与えることで、入力端子1に入力されるビデ オ信号Svの電圧値に応じて無段階に線形に変調された カソード雷流が得られることになる。このためのビデオ 信号Svの特性処理はV/I補正回路3で行なわれる。 【0029】さらに、プロックFEC11~FECik からなる各ピクセルのゲート・カソード間電圧V...とカ ソード電流 I の特性は上述したように図6のようにな るが、最大輝度はVas, Iacに設定されるとする。ビデ オアンプ2のゲインとしては、MOS型FET TR-11~TR-jkの図3に示すドレイン-ソース間電圧 V_{nc} が湾曲点の手前、即ち1~3 Vの電圧となるように

調整する。つまりFET素子の定電流特性領域を用いる

ようにする。なお、図6に示すゲート・カソード間電圧 V...とカソード電流 I の非線形特性を、V/I補正回

路3で補正するようにしてもよい。

【0030】そしてV/一相正回路3では、ビデオ信号 Svに対して例えば対数圧縮処理を施し、図4に示す下 ET寿子のゲート・ソース間面圧 V₂とドレイン電流 I 。の特性とは逆特性が与えられるようにし、そのように 地理されたビデオ信号SvがMOS型FET TRー1 1~TRー」はのゲートに印かされるようにする。する と、各とウセルのカソード電域C1~Cnに強れる電流 は、入力場下に入力されるビデオ信号Svの電圧低に対 してリニアな特性となり、つまりビデオ信号Svに応じ て無限際に線形に変調されたカソード電流が得られるようにかる。

[0031]また、表示朝10での輝度は、そのアノード電力に比例する。アノード電圧は通常-定とすることから、輝度はアノード電圧に比例し、アノード電流はほぼカソード電流と同じとなる。すなわち、カソード電流は砂変化すれば、輝度はそれに応じて変化するため、ビデオ信号Svに応じた無段階階調表更が、本数り、ビデオ信号Svに応じた無段階階調表更が、本数ら後来のPWM変調のような階調の多段階化への制限もなく、また間もの特性のバラアキの影響もないため、表示鋼像の品位を飛躍的に向しませると、ができる。

[0032] ところで、V/1補正回路3の処理の少年は特性補正が不分であるともだけ、ビデオ信号で に対してA/D変換、補正演算、D/A変換を行なう補 正回路系を設け、デジタル演算による補正を行なうよう にしてもよい。このような場合は、各FET TR-1 1~TR-jk係、各ピクセル何に対応した特性補正も 可能となる。またデジタルが薬補正により各FET T R-11~TR-jk毎での特性補正を行なう場合は、 特性パラツキ補正のための上記のソース抵抗11~jk は不要ケカる。

[003] さらにビデオ信号 Svの神性補正のために は、各ピクセルP11~Pmnまでの特性を予めテープ ルデータとしてメモリに保持しておき、それに基づいて 補正を実行するようにすることもできる。また、表示装 置をフルカラー化する場合は、1ピラセル内において R、G、Bの避休を設けるとは、FECアレーから なるプロックをR、G、Bに対応して3分割し、それぞ れの色のビデオ信号を分割されたをプロックで取り込約 で保持するようにする。この場合、ゲート電極のゲート で保持するようにする。この場合、ゲート電極のゲート ルプロックに対応して分割すると、各ゲート電極のゲート にを調整することにより、色パランスを調整する ことができる。

【0034】次に本発明の表示装置の第2の実施の形態としての有機をL表示装置を図りへ図りを参照して説明 するが、表示装置の概略は図1に示す表示装置と同じであり、有機をL表示装置とされた場合の図1に示す表示 部10の4つのピクセルP11,12,P21,P25 においても図1に示すように、表示部10はマトリクス 状に配列された加ス nC ウタセルP11~Pnnから格 成されている、この表示機能の制作は、表示素するした。 りであるので省略するが、表示部10はアクティグマト リクス方式とされており、各ビクセルP11~Pnnnは 供給された定電流に応じて発光するようにされて、ビデ 才信号に応じた無段階とされた階調制和を行えるように している。なお、電源回路5は、表示部10に駆動用の アノード電源等を供給している。

【0035】本発明は、このようにアクティブマトリク ス方式とされた表示装置において、無段階の階調表現を 可能とすることができるものであり、その第2の実施の 修様である有機EI.表示装置を図7ないL図9を参照L て説明する。この有機EL表示装置に用いられる有機E L発光素子の構造を図8に示す。有機EL発光素子は、 ガラス基板101上に形成された薄膜状の透明のITO 電極102と、このITO電極102を覆うように形成 されたホール輸送層103と、このホール輸送層103 上に薄膜状に形成された発光層104と、発光層104 上に形成された上部電極105とから構成されている。 【0036】このように構成された有機EL発光素子に おいては、上部電極105がいわゆるカソード電極とな り、ITO電極102がアノード電極となる。そして上 部電極105にマイナス、ITO電極102にプラスの 直流電圧を印加すると、 ITO電極102から注入され たホールはホール輸送層103により輸送されて発光層 104に注入される。一方、上部電極105から発光層 104に電子が注入されており、この注入された電子 と、ホール輸送層103から注入されたホールとが発光 ■104内において再結合される。この再結合により、 発光層104が発光するようになり、この発光は透光性 のホール輸送層103、ITO電極102、およびガラ ス基板101を介して観察することができる。 【0037】この場合、上部電極105とITO電極1

電圧V、よりかなり高い図示するV。程度の電圧が印加

されており、この時アノードであるITO電極102にはアノード電流Iが流れるようになる。

【0039】このような原理を用いた有機EL表示装置の表示部10の一部詳細図の一例を図7に示している。
の一部詳細図は、図1に示す表示部10のビクセルP
11、P12、P21、P22の4つのビクセルのみを
拡大して示すものである。表示部10は、図8で説明した原理で表示が実行される節位であり、上離電極10
5、発光層104、ホール構造層103、およびITO
0種種102からなる有機EL素子が1個で1単位のビクセルP11~Pmnが形成される。この場合、表示領域は図1に示すようにn×mビクセルで形成される。ビクセルP11~Pmnは、ホイビ同一構成とあれており、ビクセルの説明をビクセルP11を代表として説明す

【0040】ビクセル11は有機EL素子〇一をL1~〇一をLjの1個の有限をL素子を備えており、それぞいの有限をL素子を備えており、それぞれの有限をL素子を備えておう。なります。 1000年の100年のでは、100年の

【0041】このようにしてピクセル11に取り込まれたビデオ信号はコンデンサしてにより次のフレームで次のビデオ信号が与えられるまで保持される。また、コンデンサC1の保持電圧はFET TR-1のゲートに印加されており、このため、FET TR-1のゲートに印加されており、このため、FET TR-1のドレインにはこのゲート電圧に応じた金流流が流れるようになる。このドレイン電流は有機EL素子O-EL1にカソード電流として供給されるようになる。なお、FET TR-1のドレイン電流は有機EL素子O-EL1の立ち上がりの特性によらず、そのゲート電圧により決定されるので、図りに示す有機EL素子O-EL1の立ち上がりの特性にはらつきがあっちそのばらっちを切したカソード電流が流せるようになる。このため、立ち上がり特性にのさっきを原因とする輝度のばらつきを防止することができる。

【0042】ところで、ビグセルP11に取り込まれた ビデオ信号は、各有機BL素子毎に備えられたコンデン サC1~Cjに蓄積されて保持される。そして、上述の ようにFET TR-1~TR-jにゲート電圧を供給 している。これにより、各有機BL素子-BL1~C BLjはビデオ信号のレベルに応じた直接の担電税で駆 動されるようになるので、そのデューティは1 (100%) となる。これにより、ダイナミック駆動する場合と 比べて同一輝度を得る場合に、アーノド電圧を数分の一 とすることができ、耐圧を低くすることができるのでそ の設計を容易とすることができる。

【0043】次に各ピクセルP11~Pmnを駆動する 駆動制御方法について説明する。ここで、図1に示す走 杏制御回路4からは、ビデオクロック信号Vck、ビデ オ同期信号Vsv、ライン同期信号Lsv、ラインクロ ック信号Lckが表示部10に与えられている。また、 電源回路5から供給されたアノード電源Vaは、すべて のピクセルP11~PmnのITO電極(アノード電 極) に常時印加されている。表示部100水平方向には 1ピクセル毎に設けられたシフトレジスタSR-H1~ SR-Hnが縦続接続されており、このシフトレジスタ SR-H1~SR-Hnには、ビデオ同期信号Vsvが 入力されており、ビデオクロック信号Vckによりビデ オ同期信号Vsvがシフトされている。また、表示部1 0の垂直方向には、1ピクセル毎に設けられたシフトレ ジスタSR- $V1\sim SR-Vm$ が縦続接続されており、 このシフトレジスタSR-V1~SR-Vmには、ライ ン同期信号Lsvが入力されており、ラインクロック信 号Lckによりライン同期信号Lsyがシフトされてい

【0044】例えば、シフトレジスタSR-V1の出力 により一水平ラインのピクセルP11ないしP1nのス イッチS-1-1~S-1-nの一方にアクティブレベ ルの信号が供給されている時に、シフトレジスタSR-H1の出力がアクティブレベルとなった時は、スイッチ S-1-1にのみ2つのアクティブレベルの信号が供給 されるので、スイッチS-1-1のみオンとなり、ピク セルP11内のFET11~FETi1がオンとなる。 すなわち、この時はオンとなったFET11~FETj 1を介してピクセル11にビデオ信号Vsが取り込まれ るようになる。次のタイミングではビデオクロックVc kにより、ビデオ同期信号Vsvがシフトされてシフト レジスタSR-H2の出力がアクティブレベルとなり、 スイッチS-1-2のみオンとなって、ピクセルP12 内のFET11~FETi1がオンとなる。すなわち、 この時はオンとなったFET11~FETi1を介して ピクセル12にビデオ信号Vsが取り込まれるようにな

【0045】シフトレジスタSR一HI~SR一HInを 阿別信号Vsyは関係シフトされていき、これた伴い間 様にして、水平分面のビクセルP13~P1nにビデオ 信号Vsが順次取り込まれる。次いで、一水平ラインの ピクセルにそれるセレデオ信号が取り込まれると、 フィントレジスタSR~V2の出力がフトされ て、シフトレジスタSR~V2の出力がフチップインペ ルとなり、今度セミライショのビケセルP21~P22 が、前途と同様にして頭なビデオ信号vsを取り込むようになる。このような動作が引き続いて行われることにより、最終ラインのピクセルPm1トPmnが順於ビデオ信号vsを取り込む。これにより、1フレームのビデオ信号が表示部10に供給されたことになり、名ピクセルP11トPmnでは保持しているビデオ信号に応じたカソード電流を各有機EL表示素子に供給して、入力されたビデオ信号vsの画像信号に応じた発光が行われるようになる。

[00046] な払、FET TR-1っTR-jのソースに挿入されているソース抵抗R1~RjはFET TR-1ってトーラントスに挿入されているソース抵抗R1~RjはFET Tのである。すなわち、ドレイン電流が研定より少ない時にはそのソース抵抗の電圧降下が少なく、FETをドレイン電流が増加させる方向に即作させ、ドレイン電流が増加をさる方に取作させ、ドレイン電流が増加をさる方に取作されている。であることによ、ビクセルP11~Pmのに影作させている。このようにして、ピクセルP11~Pmのとピデオ信号Vsに応じた発光影件が行なわれる。即ち画像を標定する1フレームの発光が行なわれ、1枚の画像像を標定する1フレームの発光が行なわれ、1枚の画像像を標定する1フレームの発光が行なわれ、1枚の画像像を標定する1フレームの発光が行なわれ、1枚の画像像を標度する1フレームの発光が行なわれ、1枚の画像

【0047】各ピクセルの各ブロックに備えられている ビデオ信号保持用のコンデンサC1~Cjでは、ビデオ 信号の更新が1アレーな毎に行われ、この期間ビデオ信 号を保持する必要があるが、容量が不足する場合は、グ ランド電路層の上に強誘領は概念形成して仲成したキャ パシタを付加して容量を増加させるようにしてもし、 なお、コンデンサC1~Cjからの保持出力電圧は、電 界効果トランジンタであるFET TR-1~TRjの ゲートに印加るため、FET TR-1~TRjを 総ゲート型であるMOS型としたので、その最れ電流は 小さく小容量のコンデンサC1~Cjにより1フレーム の期間ビデオ信号レベルを保持できるようになる。

【0048】また、FET素子のドレイン・ソース開電 圧Vmとドレイン電流Imの特性としては、一般に図3 に示すような定電流特性が知られており、この実施の態 様においても、このようなFETの定電流特性を利用し て、前述したようにカソード電流を、ビデオ信号に応じ て無段階変調している。例えば、ピクセルP11~Pm nに対するカソード電流としては、各ピクセルの特性に 殆ど関係なく、MOS型FET TR1~TRjのゲー ト電圧で決まる電流が流れることになる。この場合、M OS型FET素子のゲート・ソース間電圧Vgとドレイ ン電流I。の特性は一般的に図4のように非線形となる が、ゲート電圧となるビデオ信号Svに対して、この特 性とは逆特性となる特性を与えることで、入力端子に入 力されるビデオ信号Svの電圧値に応じて無段階に線形 に変調されたカソード電流が得られることになる。この ためのビデオ信号Svの特性処理はV/I補正回路3で 行なわれる。

【0049】さらに、有機EL素子O-EL1~O-E Liからなる各ピクセルのアノード・カソード開電圧V "とアノード電流 I の特性は上述したように図9のよ うになるが、最大輝度はVo, Ioに設定される。すな わち、ビデオアンプ2のゲインとしては、MOS型FE T TR-1~TR-iの図3に示すドレイン-ソース 間電圧V...が湾曲点の手前、即ち1~3Vの電圧となる ように調整する。つまりFET素子の定電流特性領域を 用いるようにする。また、図9に示すアノード・カソー ド間電圧Vuとアノード電流 I の非線形特性を、V/ I補正回路3で補正するようにしてもよい。 【0050】そしてV/I補正回路3では、ビデオ信号 Svに対して例えば対数圧縮処理を施し、図4に示すF ET素子のゲート・ソース間電圧V...とドレイン電流I 。の特性とは逆特性が与えられるようにし、そのように 処理されたビデオ信号SvがMOS型FET TR-1 ~TR-iのゲートに印加されるようにする。すると、 各ピクセルの上部電極105 (カソード電極) に流れる 電流は、入力端子に入力されるビデオ信号Svの電圧値 に対してリニアな特性となり、つまりビデオ信号Svに 応じて無段階に線形に変調されたカソード電流が得られ

るようになる。 「0051」また、表示部10での興度は、そのアノード電力に比例する。アノード電圧は通常一定とすることから、即度はアノード電流に比例し、アノード電流に任何となった。 アイー・電流に近り、アノード電流に近り、下のでは、ビデオ信号5vに応じて変化するため、つまり本例では、ビデオ信号5vに応じて無段階に変調を大力ソード電流により、ビデオ信号5vに応じた無段階に変弱の多段を強化の制限もなく、また図6の特性のパブツキの影響もないため、表示画像の急位を規盟的に向上させることができる。 [0052]ところで、V/ 細証回路3の単独のみで

1009 27 とこうで、ソー相に回路3の処理の分に は特性能能が不分であるときなどは、ビデオ信号をい に対してムノの聚換、補正探算、Dノム変換を行なう補 正四路系を設け、デジタル(漢算による補正を行なうよう にしてもよい、このような場合は、今下BT TRー1 ~TRー 5 毎、そピクセルをに対なした特性補正も可能 となる。またデジタル(資料部により多FBT TR 1~TRー j 毎での特性補正を行なう場合は、特性パラ ツキ補正のための上記のソース抵抗1~ j は不要とな る。

【0053】さらにビデオ信号Svの特性権圧のために は、各ピクセルP11~Pmnまでの特性を予めテープ ルデータとしてメモリに保持しておき、それに基づいて 補正を実行するようにすることもできる。また、表示装 置をフルカラー化する場合は、1ビラセル内において R、G、Bのフィルターを取けると共に、有機日上表示 素子群をR、G、Bに対応して3分割し、それぞれの色 のビデオ信号を分割された各ブロックで取り込んで保持 するようにする。この場合、アノード電極も分割された ブロックに対応して分割すると、各アノード電極のアノ ード電圧を翻撃することにより、色パランスを調整する ことができる。

[0054]

【発明の効果】以上説明したように本発明のFED表示 整置、有機エレクトロルミネセンス表示装置は、各表示 ピクセルをビデオ信号に応じた定電流により駆動するこ とができるので、ビデオ信号に応じた施販港の階調表現 を実現することができる。また、各表示ピクセルを駆動する 駆動手段を各表示ピクセルをに備えるアクティブマトリ クス方式とすると共に、各要動手段内に周期等に与えら れるビディ信号を保持する保持手段を設けるようにした ので、表示手段の出力増子数を低減することができる。 さらに、各表示ピクセルボニーティがよとされる直流 駆動をなるの、ダイナミック方式の数分の取動電 圧により同一類度が得られると共に、デューティが1と されるで表示手段の市線の浮遊等温の充放電による電 力損失をほぼなくすことができる。

【図面の簡単な説明】

【図1】本発明の表示装置の概略構成を示す図である。

【図2】本発明の第1の実施の形態のFED表示装置の表示部の一部を詳細に示す図である。

【図3】FETのV_∞-I。特性の説明図である。

【図4】 $FETのV_{cs}-I_{\mathfrak{g}}$ 特性の説明図である。

【図5】FECの構造の説明図である。

【図6】 FECのV_{cc}-I_c 特性の説明図である。 【図7】 本発明の第2の実施の形態の有機EL表示装置 の表示部の一部の詳細を示す図である。

【図8】有機E L 表示部の構造の説明図である。 【図9】有機E L 表示部の V_{u} 一 I a 特性の説明図であ


【符号の説明】


- 2 ビデオアンプ
- 3 V/I補正回路
- 4 走査制御回路
- 5 電源回路
- 10 表示部 P11~Pmn ピクセル

FEC11~FECjk 電界放出カソード TR-11~TR-jk, TR-111~TR-jk

O-EL1~O-ELi 有機EL表示素子


TR-11~TR-jk, TR-111~TR-jk 1, TR-1~TR-j, TR-11~TR-j1 戦 界効果トランジスタ







中 S:21,4


[図3] [図4]







[図8]



-- SR:シフトレジスタ --- S:スイッチ か0-EL:奇様エレクトロルミネセンス